RICERCA ITALIANA     

Memorie nanometriche non-volatili a cambiamento di fase

Politecnico di Milano

Abstract

Le memorie non-volatili a gate flottante sono oggi uno dei principali prodotti dell'industria microelettronica e loro miniaturizzazione ha contribuito in modo determinante allo sviluppo dei sistemi portatili tipici dell'odierna società dell'informazione. Tuttavia è ormai chiaro che le prestazioni di questi componenti sono destinate a degradarsi al procedere della miniaturizzazione: memorie a gate flottante di dimensioni inferiori a 65nm perderanno progressivamente la capacità di ritenere l'informazione.

Ciò ha indotto la comunità scientifica ed industriale ad intensificare la ricerca di tecnologie non volatili capaci di scalabilità nanometrica. Tra i dispositivi più innovativi e promettenti vi sono le memorie a cambiamento di fase (phase change memories, PCM). In questi componenti la cella di memoria è essenzialmente un resistore in cui la diversa fase, amorfa o cristallina, del materiale tra i due elettrodi si riflette in una diversa resistenza elettrica del componente. Recentemente è stata dimostrata la funzionalità di celle e matrici PCM e, concettualmente, il componente potrebbe essere scalato fino a dimensioni dell'ordine di pochi nanometri.

Tuttavia, benché le prestazioni fin qui riportate e le prospettive di miniaturizzazione abbiano avuto ampia risonanza, manca ancora una conoscenza sistematica ed approfondita del funzionamento di questi dispositivi e, in generale, c'è da sviluppare ed organizzare in modo sistematico le conoscenze necessarie per la realizzazione di matrici di memoria multi-Megabit, che, sole, possono rappresentare un chiaro dimostratore delle potenzialità e della fattibilità della tecnologia.

In questo contesto si inserisce il presente progetto di ricerca che ha come obiettivo la dimostrazione di fattibilità di matrici di memorie multi-Megabit a cambiamento di fase da 65nm.

Il progetto nasce dalla cooperazione di ricercatori qualificati nel settore delle tecnologie non-volatili, organizzati in quattro unità operative che collaborano da tempo in progetti di interesse nazionale nell'ambito delle tecnologie non-volatili. A queste si affianca il determinante supporto di STMicroelectronics che si impegna a realizzare le strutture integrate necessarie per lo sviluppo delle attività.

Il progetto si articola in quattro linee di attività (workpackages-WP's) di durata biennale, strettamente interdipendenti:

WP1 – Fisica del materiale: deposizione e caratterizzazione,
WP2 – Celle di memoria: caratterizzazione ed ottimizzazione,
WP3 – Affidabilità di celle e di array di memoria,
WP4 – Modellistica fisica ed elettrotermica di celle di memoria.

Le singole attività sono state pianificate per perseguire i seguenti obiettivi specifici:

- ottimizzazione di strati di GST mediante l'impianto di droganti e la caratterizzazione delle loro dinamiche di transizione di fase omogenee ed eterogenee;
- sviluppo di modelli numerici per la progettazione e l'ottimizzazione di celle di memoria nanometriche a cambiamento di fase;
- dimostrazione della funzionalità di celle di memoria con strati calcogenuri ottimizzati e delle capacità di memorizzazione multilivello (2bit/cella);
- sviluppo di strumentazione originale per la caratterizzazione estesa di matrici di memoria a cambiamento di fase;
- dimostrazione dell'affidabilità di matrici multi-Megabit progettate per il nodo tecnologico da 65nm anche in ambienti con alte esposizioni a radiazioni ionizzanti.

Questi obiettivi, così come lo spirito generale del programma proposto, raccolgono una sfida tecnologica importante nell'ambito della nanoelettronica evolutiva, ovvero in quella branca delle nanotecnologie che punta alla realizzazione di sistemi nanometrici sfruttando l'affinamento delle capacità litografiche e di processo delle tecnologie microelettroniche. Il successo del progetto riaffermerebbe la capacità dei laboratori italiani di mantenere il primato internazionale in questo settore estremamente competitivo. <<<

Coordinatore Scientifico del Programma di Ricerca

Andrea Leonardo LACAITA Politecnico di MILANO

Obiettivo del Programma di Ricerca

Le memorie non-volatili a gate flottante in tecnologia CMOS sono oggi uno dei principali prodotti dell'industria microelettronica. La crescita esponenziale di questo segmento di mercato è iniziata nel 1995 grazie all'introduzione delle memorie Flash in sistemi portatili come cellulari, lettori MP3, fotocamere digitali. Nel corso dell'ultimo decennio la riduzione delle dimensioni delle singole celle ed il corrispondente aumento di densità di integrazione sono proseguiti in modo sistematico e l'International Technology Roadmap for Semiconductor (ITRS) 2003 prevede che i dispositivi Flash, nelle varianti NAND e NOR, possano aggredire il nodo tecnologico da 65 nm nel 2007, senza significative variazioni di struttura.

Le memorie Flash NAND e NOR si differenziano solo per l'architettura della matrice di memoria ma si fondano sullo stesso principio di funzionamento e ne condividono quindi i limiti. In tutti questi dispositivi l'informazione è associata alla carica presente su un elettrodo isolato (gate flottante) e, per poter definire "non volatile" la cella di memoria, tale carica deve permanere sull'elettrodo per almeno 10 anni. Proprio queste specifiche di ritenzione limitano la riduzione di spessore dei dielettrici che circondano l'elettrodo di gate flottante e, da ultimo, l'ulteriore miniaturizzazione dell'intera cella di memoria. E' proprio il principio fisico su cui si fondano questi dispositivi che entra in crisi al procedere della miniaturizzazione: dispositivi più piccoli devono avere dielettrici isolanti inevitabilmente più sottili e quindi più esposti a perdere la carica memorizzata, ovvero l'informazione.

L'aver riconosciuto tali limiti come intrinseci ed inevitabili ha indotto la comunità scientifica ed industriale ad intensificare da tempo la ricerca di principi di funzionamento e tecnologie alternativi che possano permettere di realizzare dispositivi non volatili di dimensioni inferiori a 65nm. In questo sforzo si seguono tre approcci:

- La linea di continuità, ovvero lo studio di soluzioni che permettano di ridurre comunque le dimensioni di memorie Flash convenzionali nonostante i limiti posti ad alcune dimensioni critiche ed alle tensioni di funzionamento, con ciò cercando di rinunciare il meno possibile alle prestazioni. Questo è quanto sostanzialmente prefigurato dalla ITRS roadmap. Le maggiori innovazioni in questo campo possono venire dalla incorporazione di nuovi dielettrici ad alta costante dielettrica negli strati isolanti attivi (ossido di tunnel e di interpoly).

- La linea evolutiva, ovvero l'esplorazione di concetti innovativi, che da un lato riutilizzino in parte il patrimonio di conoscenze già acquisito per le Flash (per esempio i meccanismi di programmazione) ma che contemporaneamente implichino cambiamenti significativi in alcuni aspetti del dispositivo. Esempi di questo approccio sono la sostituzione del gate flottante con nitruri che permettano l'intrappolamento della carica in siti discreti o l'impiego di nanocristalli.

- La linea rivoluzionaria, ovvero la ricerca di principi di funzionamento completamente differenti da quello delle memorie a gate flottante. Questo approccio ha preso recentemente vigore per le difficoltà evolutive della tecnologia nonvolatile convenzionale e per il crescente divario esistente tra le prestazioni dei dispositivi di memoria disponibili (tempi di accesso, programmazione, cancellazione) e le prestazioni che sarebbero richieste per interfacciarsi con microprocessori e dispositivi logici sempre più potenti.

Nell'ambito dell'approccio rivoluzionario, diversi concetti sono stati investigati. Grandi sforzi si sono concentrati sulle memorie ferro-elettriche (FeRAM), sulle memorie magneto-resistive (MRAM) e, più recentemente, sulle memorie a cambiamento di fase (PCM). In queste ultime la memorizzazione dell'informazione è connessa alla variazione di resistenza elettrica di un materiale calcogenuro associata alla transizione dalla fase amorfa a quella cristallina e viceversa. Il confronto tra queste tecnologie è riportato in Tabella 1.


Tabella 1. Confronto tra le prestazione di memorie non-volatili convenzionali e alternative. F rappresenta la minima dimensione litografica realizzabile in un processo.

Le memorie FeRAM sono probabilmente quelle che permetterebbero di operare con più basso consumo di potenza ma l'area della cella è grande ed inoltre la sua ulteriore riduzione è molto difficile. Le memorie MRAM sono le più veloci ma necessitano di correnti molto intense per la programmazione. Le memorie a cambiamento di fase (PCM) hanno la cella di dimensione più piccola e, anche se la ritenzione al di sopra di 100°C è critica, questa tecnologia sembra essere la più promettente per rimpiazzare la tecnologia Flash. Recentemente è stata dimostrata la funzionalità di alcuni dispositivi a cambiamento di fase (per esempio da parte di Intel, Samsung, BAE Systems, STMicroelectronics), tuttavia molti aspetti delle proprietà dei materiali calcogenuri devono essere ancora pienamente chiariti. In generale, le problematiche di integrazione, miniaturizzazione ed ottimizzazione della cella, nonché gli aspetti affidabilistici, di statistica, di riproducibilità e di manifatturabilità costituiscono oggi una grossa scommessa scientifica e tecnica.

In questo contesto si inserisce il presente progetto di ricerca che ha come obiettivo la dimostrazione della fattibilità di matrici di memorie multi-Megabit a cambiamento di fase da 65nm.

Il progetto si articola in quattro linee di attività (workpackages-WP's) di durata biennale, strettamente interdipendenti. Le singole attività (dalla investigazione delle proprietà del materiale attivo alla modellizzazione delle dinamiche di transizione di fase, dallo sviluppo di strumentazione di caratterizzazione alla valutazione delle prestazioni elettriche ed affidabilistiche di celle ed array di memoria) sono stati pianificate in dettaglio per raggiungere obiettivi specifici, ovvero:

- ottimizzazione di strati di GST mediante l'impianto di droganti e la caratterizzazione delle loro dinamiche di transizione di fase omogenee ed eterogenee;
- sviluppo di modelli numerici per la progettazione e l'ottimizzazione di celle di memoria nanometriche a cambiamento di fase;
- dimostrazione della funzionalità di celle di memoria con strati calcogenuri ottimizzati e delle capacità di memorizzazione multilivello (2bit/cella);
- sviluppo di strumentazione originale per la caratterizzazione estesa di matrici di memoria a cambiamento di fase;
- dimostrazione dell'affidabilità di matrici multi-Megabit progettate per il nodo tecnologico da 65nm anche in ambienti con alte esposizioni a radiazioni ionizzanti.

Da ultimo si vuole sottolineare come il progetto sia reso possibile:

- dalla cooperazione di ricercatori qualificati nel settore delle tecnologie non-volatili, organizzati in quattro unità operative che collaborano da tempo in progetti di interesse nazionale su tematiche di ricerca connesse alle tecnologie non-volatili, e
- dal supporto di STMicroelectronics che si impegna a realizzare le strutture integrate necessarie per lo sviluppo delle attività (cfr. lettera del Dr. Paolo Cappelletti - Direttore della Central R&D, STMicroelectronics - Agrate),

riproponendo in ciò uno schema già collaudato di integrazione tra ricerca pubblica e ricerca privata che ha permesso e permette da un lato di preservare e rafforzare le competenze tecniche esistenti nelle università italiane nel settore della nanoelettronica evolutiva e dall'altro di indirizzarle verso ricadute sul tessuto industriale del Paese.

<<<

Durata

24 mesi

Base di partenza scientifica nazionale o internazionale

Il cambiamento di fase in materiali calcogenuri è stato già ampiamente utilizzato nella memorizzazione ottica ed il suo impiego nella memorizzazione elettronica è stato proposto già alla fine degli anni '60 [1]. I materiali a cambiamento di fase consistono essenzialmente in vetri semiconduttori tra i cui elementi compaiono i calcogeni, ovvero gli elementi del VI gruppo della tavola periodica. Le loro proprietà sono state oggetto di studio a partire dal pionieristico lavoro di S. Ovshinsky nel 1968 [1]. Essi hanno trovato inizialmente impiego nella xerografia. In tempi più recenti, i calcogenuri sono stati utilizzati come strati attivi in CD ed in DVD riscrivibili. In queste applicazioni l'informazione binaria è associata alla fase del materiale sfruttando la diversa riflettività del materiale nello stato amorfo ed in quello cristallino. La scrittura dell'informazione è realizzata utilizzando un impulso laser. In particolare, la transizione dalla fase amorfa a quella cristallina è indotta dall'innalzamento locale della temperatura. Per temperature superiori ai 200°C la nucleazione dei cristalliti nella fase amorfa è veloce e la transizione alla fase cristallina avviene rapidamente. Per temperature attorno a 450°C i tempi di transizione possono essere dell'ordine del centinaio di nanosecondi. Per riportare il calcogenuro allo stato amorfo si innalza, sempre con un impulso laser, la sua temperatura sopra il punto di fusione (650°C circa). Il raffreddamento repentino successivo alla fine dell'impulso ottico lascia il materiale nello stato amorfo.

Nelle applicazioni alle memorie elettroniche si sfrutta l'aumento di resistività elettrica che accompagna la transizione dalla fase cristallina a quella amorfa del materiale calcogenuro. La cella di memoria è quindi essenzialmente un resistore (Fig.1a) caratterizzato da due elettrodi tra cui è posto il materiale attivo a cambiamento di fase, indicato in figura come GST (Ge-Germanio, Sb-Antimonio, Te-Tellurio). L'elettrodo inferiore, a forma di pilastrino, definisce la zona attiva in cui avviene la transizione di fase. A seconda che il materiale in questa zona sia completamente cristallino (Fig.1a) o abbia una zona amorfa (Fig. 1b), la resistenza elettrica misurata ai capi della cella varia di due-tre ordini di grandezza, tipicamente da 10k a più di 1M.


Fig. 1 - (a) Rappresentazione schematica di una cella di memoria a cambiamento di fase con materiale attivo in fase cristallina; (b) cella con materiale amorfo nella zona attiva. La zona attiva è definita dalla dimensione del contatto inferiore a forma di pilastro.

Per permettere la transizione dalla fase cristallina a quella amorfa è necessario raggiungere la temperatura di fusione (650°C). A tal scopo si utilizza l'effetto Joule indotto dal passaggio di corrente nel materiale attivo. Al termine dell'impulso di corrente (di durata 50-100ns) l'effetto Joule cessa ed il fuso si raffredda rapidamente, lasciando il materiale attivo nello stato amorfo (Fig. 1b). La struttura dell'elettrodo inferiore permette di concentrare la corrente in una zona di dimensioni ridotte e geometricamente controllabili. Le correnti necessarie per la programmazione scalano con l'area della zona attiva ed oggi, in tecnologia da 0.18m, sono inferiori ad 1mA.

Per riportare il materiale nello stato cristallino si utilizzano impulsi di corrente di durata simile ma di intensità inferiore a quelli utilizzati per la transizione inversa. In questo modo la temperatura del materiale nella zona attiva si innalza ma non raggiunge la temperatura di fusione. L'aumento della temperatura locale favorisce tuttavia la riorganizzazione microscopica dell'amorfo, ovvero la transizione termodinamicamente spontanea dalla fase amorfa alla fase cristallina.

Si è detto che la cella nello stato amorfo ha una resistenza di circa 1M. Si potrebbe quindi pensare che per indurre le correnti necessarie a riscaldare il nucleo amorfo e ad accelerare la transizione amorfo-cristallo si debbano utilizzare tensioni alte (1mA*1M=1kV). Ciò non accade perché i materiali calcogenuri nello stato amorfo presentano un comportamento peculiare noto come "threshold switching". In Fig. 2 è riportata la caratteristica I-V di una cella. Si noti come nella cella allo stato amorfo la conducibilità sia bassa a basse tensioni. Tuttavia, al di sopra di una tensione di sogli, inferiore ad 1V, essa aumenta significativamente e la caratteristica I-V presenta uno snap-back. Al di sopra della tensione di soglia la corrente aumenta non perché sia avvenuto il cambiamento di fase ma per un effetto ascritto alla ionizzazione ad impatto nel materiale amorfo. E' questo effetto peculiare che permette di avere correnti significative attraverso l'amorfo e di indurre il cambiamento di fase per effetto Joule anche alle basse tensioni operative necessarie perché il dispositivo sia compatibile con gli odierni circuiti integrati CMOS. La lettura dello stato della cella è infine realizzato applicando 0.2-0.3V ai capi della cella e rilevando la corrente che la attraversa.


Fig. 2 Caratteristica I-V di una cella a cambiamento di fase

In definitiva, l'impiego di materiali calcogenuri permette la realizzazione di semplici celle di memoria non volatile che possono essere programmate a bassa tensione impiegando impulsi di corrente di 100ns circa. Le basse tensioni operative, l'alta velocità di programmazione e la relativa semplicità del dispositivo inducono quindi a guardare a questa tecnologia con particolare interesse.

Dal punto di vista dell'organizzazione della memoria si può pensare di disporre gli elementi resistivi in matrici. Le cella di memoria è realizzata ponendo in serie al resistore a cambiamento di fase un elemento di selezione che permette di indirizzare il singolo bit, senza alterare lo stato degli altri bit. L'elemento di selezione può essere un transistor MOS, oppure un diodo o un transistore bipolare. L'architettura della matrice di memoria è quindi funzione della cella scelta, ovvero del tipo di elemento di selezione. Se si adotta un transistore MOS si ottengono matrici di celle di memoria molto simili a quelle utilizzate per memorie DRAM, dove il posto del condensatore è preso dalla resistenza programmabile. Tuttavia la geometria della cella, che deve prevedere i tre terminali del transistore MOS, porta ad aree dell'ordine di 20-25F². Per essere più competitivi in termini di occupazione d'area e di costo con le tecnologie Flash NOR e NAND è possibile realizzare strutture con selettore a diodo o bipolare. In questo caso la cella ha due terminali. Il terzo terminale, corrispondente al collettore del bipolare è infatti il contatto di substrato. Questa geometria più compatta permette di raggiungere dimensioni di 8-10F².

La funzionalità di dispositivi di questo tipo è stata dimostrata [2-4], tuttavia diversi aspetti del funzionamento del dispositivo e della tecnologia devono ancora essere compresi ed ottimizzati. Manca una concoscenza sistematica ed approfondita di tutti gli effetti coinvolti nel funzionamento del dispositivo, dalle proprietà fisiche del materiale attivo al suo comportamento elettrico, dai modelli quantitativi necessari per permettere una consapevole ingegnerizzazione della cella all'implementazione degli stessi in simulatori di dispositivo, dalla definizione delle tecniche di caratterizzazione elettrica ed affidabilistica di celle e matrici alla strumentazione necessaria per perseguire una estesa raccolta di dati e di fenomenologie.

Dal punto di vista del dispositivo è necessario comprendere come modificarne la struttura ed i materiali per:

- ridurre ulteriormente i valori delle correnti di programmazione, permettendo con ciò di aumentare il parallelismo con cui più bit possono essere programmati a parità di corrente erogabile dai circuiti di servizio alla matrice (throughput);

- garantire tempi di cambiamento di fase inferiori a 100ns ma senza ridurre la ritenzione del dato alle temperature di esercizio. Le dinamiche di cambiamento di fase hanno infatti impatto anche sulla stabilità di lungo periodo della fase amorfa a temperatura ambiente;

Dal punto di vista delle matrici di memoria, i risultati ottenuti e pubblicati sono ancora assolutamente preliminari. E' necessario ancora:

- ottimizzare gli algoritmi di lettura e programmazione (forme d'onda, durata degli impulsi) anche in relazione all'affidabilità della cella. Il cambiamento di fase in prossimità dell'interfaccia con un elettrodo, le temperature raggiunte e la durata dell'esposizione ad alte temperature sollecita l'interfaccia con prevedibili effetti sull'affidabilità dell'intera matrice di memoria;

- verificare la possibilità di programmare la cella in modo da inserire nell'ampio intervallo 10k-1M più livelli logici. Si tratta della cosiddetta programmazione multilivello (almeno 2 bit per cella) che ridurrebbe ulteriormente il costo per bit e renderebbe più rapidamente competitiva questa memoria in applicazioni mass-storage;

- verificare l'impatto delle fluttuazioni dei parametri geometrici delle celle reali, in particolare dell'area di contatto tra materiale calcogenuro e riscaldatore. Queste potrebbero ridurre notevolmente la differenza di resistenza ottenibile in pratica tra celle programmate nei due stati. Inoltre è probabile che, analogamente a quanto accade nelle Flash convenzionali, caratterizzazioni statistiche di array evidenzino comportamenti anomali di celle durante la ritenzione o il disturbo in lettura che limitano l'affidabilità dell'intera memoria [5]. Da questo punto di vista il Progetto si avvarrà di strumentazione specifica e specializzata, già sviluppata per memorie Flash nell'ambito di un precedente progetto di interesse nazionale e che sarà adattata alla caratterizzazione estesa di matrici a cambiamento di fase [6];

- implementare gli algoritmi di programmazione/cancellazione, valutandone l'impatto sull'affidabilità generale e sull'incidenza di comportamenti anomali;

- verificare i disturbi tra bit adiacenti ed in particolare che la programmazione di un bit e le temperature alte raggiunte in corrispondenza della cella non influenzino il dato memorizzato in celle contigue e la sua stabilità nel lungo termine;

- verificare la resistenza alle radiazioni ionizzanti [7-9]. Questa proprietà renderebbe accessibili alle memorie a cambiamento di fase le applicazioni aerospaziali e quelle in ambienti con elevati tassi di radiazione ionizzante, oggi preclusi alla tecnologia Flash.

Il Programma di ricerca intende contribuire a raggiungere questi obiettivi scientifici e tecnici. Allo studio delle proprietà del materiale attivo è dedicata la linea 1 (WP1) che si pone l'obiettivo specifico ed originale di studiare i processi di nucleazione e crescita, la loro dipendenza dalla temperatura, dal drogaggio e dai materiali con i quali il calcogenuro è a contatto [10,11]. I modelli rappresentativi delle proprietà del materiale attivo saranno quindi integrati in modelli numerici elettro-termici di dispositivo che permettano di dar conto dei dati sperimentali raccolti e di studiare l'ottimizzazione della cella di memoria (WP4). A ciò si accosterà una attività specifica di simulazione strutturale del calcogenuro che permetterà di meglio interpretare i risultati della caratterizzazione fisica, elettrica e termica.

Accanto all'attività di base sui materiali attivi e sulla modellistica numerica è previsto un ampio sforzo sperimentale di caratterizzazione di dispositivi singoli (WP2) e di intere matrici multi-megabit (WP3) forniti da STMicroelectronics con lo sviluppo di metodologie di caratterizzazione e strumentazione originale dedicata. <<<