Vai al contenuto| Home page|

   Ti trovi in: HOME »Programmi, progetti e risultati »I progetti »PRIN - Programmi di ricerca di Rilevante Interesse Nazionale»Programma di ricerca
INIZIO_TESTO_DA_INDICIZZARE

PROGRAMMA DI RICERCA 2005

italiano - english
Unità di Ricerca
Programmi di ricerca simili:
Classificazione scientifico-disciplinare
Classificazione brevettuale
Classificazione geografica
Bibliografia
[A1.1]
A.Sangiovanni-Vincentelli G.Martin, “Platform-based Design and Software Design Methodology for Embedded Systems”. IEEE Design & Test of Computers, Vol. 18 , No. 6, pp. 23--33, 2001.

[A1.2]
F. Fummi, S. Martini, G. Perbellini, M. Poncino, F. Ricciato, M. Turolla. “Heterogeneous Co-Simulation of Networked Embedded Systems”. Proc. IEEE Design Automation and Test in Europe (DATE), pp. 168--173, 2003.

[A1.3]
J. Notbauer, T. Albrecht, G. Niedrist, S. Rohringer. “Verification and Management of a Multimillion-Gate Embedded Core Design”. Proc. ACM/IEEE Design Automation Conference (DAC), pp. 425--428, 1999.

[A1.4]
S. Olcoz, A. Castellvi, M. Garcia and J.A. Gomez. “Static Analysis Tools for Soft-Cores Reviews and Audits”. Proc. IEEE Design Automation and Test in Europe (DATE), pp. 935--936, 1998.

[A2.1]
F. Vahid and D.D. Gajski, "Closeness metrics for system-level functional partitioning", Proceedings EURO-DAC '95 Design
Automation Conference with EURO-VHDL, September, 1995, pp. 328-333.

[A2.2]
G. Quan and X. Hu and G. Greenwood, "Preference-driven hierarchical hardware/software partitioning", International
Conference on Computer Design (ICCD '99), 1999, pp. 652-657.

[A2.3]
M. Palesi and T. Givargis, "Multi-Objective Design Space Exploration Using Genetic Algorithms, Proceedings of the Tenth
International Workshop on Hardware/Software Codesign, May, 2002, pp. 67-72.

[A2.4]
J. Henkel and R. Ernst, "An approach to automated hardware/software partitioning using a flexible granularity that is
driven by high-level estimation techniques", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 9, issue 2,
2001, pp. 273-289.

[A2.5]
N. Bellas, I. N. Hajj, D. Polychronopoulos, and G. Stamoulis. Architectural and compiler techniques for energy reduction in
high-performance microprocessors. IEEE Transactions on Very Large Scale of Integration (VLSI) Systems, 8(3), June 2000.

[A2.6]
David Brooks, Vivek Tiwari, and Margaret Martonosi. Wattch: a framework for architectural-level power analysis and
optimizations. In Proceedings ISCA 2000, pages 83–94, 2000.

[A2.7]
Doug Burger, Todd M. Austin, and Steve Bennett. Evaluating future microprocessors: The simplescalar tool set. Technical
Report CS-TR-1996-1308, University of Wisconsin, 1996.

[A2.8]
N. Vijaykrishnan, M. Kandemir, M.J. Irwin, H.S. Kim, and W. Ye. Energy-driven integrated hardware-software
optimizations using simplepower. In ISCA 2000: 2000 International Symposium on Computer Architecture, Vancouver BC, Canada,
June 2000.

[A2.9]
P. G. Paulin, C. Pilkington, M. Langevin, E. Bensoudane and G. Nicolescu, "Parallel programming models for a multi-processor SoC platform applied to high-speed traffic management, CODES+ISSS '04: Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis, 2004, pp. 48-53, Stockholm, Sweden.

[A3.1]
M. Milano et al. "Constraint and Integer Programming, Toward a
Unified Methodology", Kluwer Academic Publisher, 2004.

[A3.2]
F. Focacci, A. Lodi, M. Milano, "Cost-based domain
filtering", Proceedings of CP99 Intl Conference on Principles and
Practice of Constraint Programming, 1999.

[A3.3]
John Hooker "Logic-Based Methods for Optimization: Combining
Optimization and Constraint Satisfaction", John Wiley & Sons, 2000.

[A3.4]
F. Focacci, A. Lodi, M. Milano, A Hybrid Exact Algorithm
for the TSPTW INFORMS Journal on computing 14(4), 2002.

[A3.5]
F.Focacci, P.Laborie, W.Nuijten "Solving Scheduling Problems
with Setup Times and Alternative Resources". In AIPS'2000
International Conference on Artificial Intelligence Planning
System, 2000.

[A3.6]
A.Jerraya, W.Wolf (Editors), "Multiprocessor Systems-on-Chips", Morgan Kaufmann, 2004.

[A3.7]
M.Ruggiero, F.Angiolini, D.Bertozzi, L.Benini, R.Zafalon, "Scalability Analysis of Evolving SoC Interconnect Protocols", Int.Symposium on Systems-on-Chip, Finland, 2004.

[A3.8]
K.Srinivasan, K.S.Chatha, "An ILP Formulation for System Level Throughput and Power optimization in Multiprocessor SoC Architectures", Int. Conf. On VLSI Design, 2004, pp.255-260.

[A4.1]
VSI Alliance. On-Chip Bus Attributes Specification Version 1. Sep 2001 (http://www.vsi.org/)

[A4.2]
IBM Corporation. The CoreConnect Bus Architecture (http://www.ibm.com/)

[A4.3]
ARM. AMBA Specification. May 1999 (http://www.arm.com/)

[A4.4]
D. Sylvester and K. Keutzer, "Getting to the Bottom of Deep Submicron" , in Proc. ICCAD, 1998, pp. 203-211.

[A4.5]
A. Hemani et. al., "Lowering power consumption in clock by using Globally Asynchronous Locally Synchronous Design style" , in Proc. Design Automation Conference, 1999, pp. 21-25.

[A4.6]
W. J. Dally and B. Towles, "Route packets, not wires: onchip interconnection networks", in Proc. Design Automation Conference 2001, pp. 684-689.

[A4.7]
J. Hu and R. Marculescu, "Energy-Aware Mapping for Tile-based NOC Architectures Under Performance Constraints", Asia & South Pacific Design Automation Conference 2003.

[A4.8]
S. Murali and G. De Micheli, "Bandwidth-Constrained Mapping of Cores onto NOC Architectures", Design, Automation, and Test in Europe 2004.

[A5.1]
H. Chang, et al., "Surviving the SoC Revolution: A Guide to Platform-Based Design", Kluwer Academic Publisher, 1999.

[A5.2]
L. Benini, G. De Micheli,"Networks on Chips: A New SoC Paradigm",
IEEE Computer, Vol. 35, No. 1, pp. 70-78, January 2002.

[A5.3]
F. Catthoor, et al., "Custom Memory Management Methodology Exploration for Memory Optimization for Embedded Multimedia System Design", Kluwer Academic Publishers, 1998.

[A5.4]
P. Panda, N. Dutt, "Memory Issues in Embedded Systems-on-Chip Optimization and Exploration", Kluwer Academic Publishers, 1999.

[A5.5]
A. Macii, L. Benini, M. Poncino,"Memory Design Techniques for Low-Energy Embedded Systems", Kluwer Academic Publishers, 2002.

[A5.6]
L. Macchiarulo, A. Macii, L. Benini, M. Poncino,
"Layout-Driven Memory Synthesis for Embedded Systems-on-Chip",
IEEE Transactions on Very Large Scale Integration (VLSI),
Vol. 10, No. 2, pp. 96-105, April 2003.
Parole Chiave
SISTEMI EMBEDDED; CO-PROGETTAZIONE HW/SW; MULTI-PROCESSORI ON-CHIP; ESPLORAZIONE DI PIATTAFORME; STIMA PRESTAZIONI; STIMA DELLA POTENZA DISSIPATA; PROGETTAZIONE A LIVELLO SISTEMA; SPECIFICA DI SISTEMA; TECNICHE DI OTTIMIZZAZIONE

Metodologie di progettazione di sistemi multiprocessore on-chip basati sul concetto di piattaforma

Politecnico di Milano
Abstract
Nella progettazione dei sistemi embedded o dedicati stanno emergendo due linee di ricerca: da un lato stiamo assistendo allo spostamento verso architetture multi-processore su singolo chip, in modo da poter scalare la complessità allocando i carichi di lavoro su risorse distribuite, dall'altro lato si punta allo sfruttamento di piattaforme che possono essere configurate in modo da implementare diverse applicazioni e fornire soluzioni personalizzate, efficienti e a basso costo.

Queste due linee evolutive sono particolarmente evidenti negli ambiti dell'automazione industriale, della multimedialità e delle telecomunicazioni. Nel primo ambito, i tradizionali dispositivi di controllo isolati si prevede che saranno sostituiti, nell'immediato futuro, da reti di processori, progettati secondo l'approccio basato sul concetto di piattaforma (platform-based) in modo da poter essere facilmente adattati ad una vasta gamma di standard e di ambienti applicativi. Nell'ambito delle applicazioni multimediali di tipo streaming, il parallelismo rappresenta la differenza sostanziale rispetto a implementazioni SOC tradizionali, poichè implica diversi tipi di località ed un significativo numero di accessi alla memoria condivisa. Nell'ambito delle telecomunicazioni, i sistemi evolvono verso l'approccio platform-based per soddisfare da un lato i requisiti imposti dalla continua crescita nella banda passante di rete e dei servizi richiesti, e dall'altro i requisiti di alta >>>

Coordinatore Scientifico del Programma di Ricerca
Donatella SCIUTO Politecnico di MILANO
Obiettivo del Programma di Ricerca
Obiettivo del progetto di ricerca è lo sviluppo di una metodologia di progetto per sistemi multi-processore on-chip (MPSoC) basati sul concetto di piattaforma. Si considera un'architettura a livello sistema propria dei MPSoC ad elevatissima densità di integrazione, consistente di un insieme di cluster di unità computazionali collegati fra loro mediante una rete di interconnessioni altamente scalabile. In tale scenario, i principali obiettivi di questo progetto di ricerca sono la definizione di metodologie per la modellazione, simulazione e verifica di piattaforme multi-processore, metodologie per il partizionamento hardware/software basato sulla esplorazione a livello di sistema e metodologie di mapping dell'applicazione per la definizione della soluzione più efficiente in base al tipo di applicazione.

1) Modellazione, simulazione e verifica di piattaforme per MPSoC.

Lo sforzo principale sarà speso nello sviluppo di un ambiente di modellazione/simulazione/verifica di piattaforme che permetta lo sfruttamento dei seguenti aspetti:
- Co-simulazione hardware/rete integrando il linguaggio SystemC con simulatori di rete;
- Co-simulazione hardware/software/middleware integrando SystemC con software compilato per sistemi embedded;
- Verifica basata su asserzioni della parte hardware integrando il linguaggio SystemVerilog nell'ambiente di simulazione e/o supportando descrizioni SystemC/PSL.
SystemC sarà il linguaggio di >>>

Durata
24 mesi
Base di partenza scientifica nazionale o internazionale
In questo paragrafo saranno indicate le basi essenziali, tecnologiche e metodologiche, su cui il lavoro di ricerca proposto si basa, seguito dalle competenze di ciascuna unità di ricerca per ciascuna area specifica. Data la complessità e diversità delle tematiche coinvolte nella presente proposta di ricerca, la base di partenza scientifica si articola in diverse aree:

Aree di ricerca:

A1) METODOLOGIE DI PROGETTAZIONE DI PIATTAFORME MULTI-PROCESSORE SU
SINGOLO CHIP

Lo sviluppo di nuovi e potenti sistemi su chip multiprocessore (MPSoC), che includono funzionalità sempre più complesse, può rispettare i vincoli imposti dal time-to-market a patto che venga adottato un paradigma di progettazione basato su piattaforme[A1.1].
D'altro canto, le tecniche di progettazione emergenti, volendo scalare la complessità dei dispositivi allocando il carico su risorse distribuite, si stanno muovendo verso il concetto di architetture di rete [A1.2] che forniscono soluzioni efficienti a basso costo. La necessità di adottare questi due paradigmi di progettazione risulta evidente in campi quali l'automotive, l'automazione industriale, le telecomunicazioni e il multimedia. Nei primi due casi, i tradizionali dispositivi di controllo saranno sempre più rimpiazzati da sistemi embedded di rete, progettati secondo il paradigma basato su piattaforme per essere facilmente adattati ad una varietà di standard e ambienti applicativi. I dispositivi >>>