Vai al contenuto| Home page|

   Ti trovi in: HOME »Programmi, progetti e risultati »I progetti »PRIN - Programmi di ricerca di Rilevante Interesse Nazionale»Programma di ricerca
INIZIO_TESTO_DA_INDICIZZARE

PROGRAMMA DI RICERCA 2005

italiano - english
Programmi di ricerca simili:
Classificazione scientifico-disciplinare
Classificazione brevettuale
Classificazione geografica
Bibliografia
[1] Bux W., Denzel W.E., Engbersen T., Herkersdorf A., Luijten R.P., “Technologies and building blocks for fast packet forwarding”, IEEE Communication Magazine, Jan.2001, pp.70-77
[2] Keshav S., Sharma R., “Issues and trends in router design”, IEEE Communication Magazine, vol.36, n.5, May 1998, pp.144-151
[3] Afek Y., Bremler-Barr A., Har-Peled S.,“Routing with a clue”, IEEE Trans. On Networking, Vol.9, n.6, 2001, pp.693-705
[4] Lampson B., Srinivasan V., Varghese G.,“IP lookups using multiway and multicolumn search”, IEEE Trans. On Networking, Vol.7, n.3, June 1999, pp.324–334
[5] Awdeh R.Y., Mouftah H.T., “Survey of ATM switch architectures”, Computer Networks and ISDN Systems, vol.27, pp.1567-1613, 1995
[6] Anderson T., Owicki S., Saxe J., Thacker C., “High speed switch scheduling for local area networks”, ACM Trans. on Computer Systems, pp.319-352, Nov.1993
[7] M. Ajmone Marsan, A. Bianco, E. Filippi, P. Giaccone, E. Leonardi, F. Neri, “On the Behavior of Input Queuing Switch Architectures”, European Transactions on Telecommunications (ETT), Vol.10, n.2, pp.111-124, March/April 1999
[8] P. Gupta, N. McKeown, “Algorithms for Packet Classification”, IEEE Network, Mar.2001
[9] A. Feldmann, S. Muthukrishnan, “Tradeoffs for Packet Classification”, IEEE INFOCOM 2000, TelAviv, Mar.2000
[10] H. Zhang, “Service Disciplines For Guaranteed Performance Service in Packet-Switching Networks”, Vol.83, n.10 , Oct.1995, pp.1374-1396
[11] V. Tabatabaee, L. Georgiadis, L. Tassiulas, “QoS Provisioning and Tracking Fluid Policies in Input Queueing Switches”, IEEE INFOCOM 2000, TelAviv, Mar.2000
[12.1] C. DiBona, S. Ockman, M. Stone, “Open Sources Voices from the Open Source Revolution”, O’Reilly Ed., Jan.1999
[12.2] C. DiBona, S. Ockman, M. Stone, “Opensources: voci dalla rivoluzione Open”, Apogeo Ed., Sept.1999
[12.3] E. Raymond, “The Catedral and the Bazaar”, www.firstmonday.dk/issues/issue3_3/raymond/
[12.4] E. Raymond, “The Magic Cauldron”, www.tuxedo.org/~esr/writings/magic-cauldron/magic-cauldron.html
[12.5] The Open Source Initiative, www.opensource.org
[13] Click Modular Router, www.pdos.lcs.mit.edu/click/, MIT, Cambridge, MA
[14] Xorp, www.xorp.org, Berkeley Univ., CA
[15] GNU Zebra, http://www.zebra.org/founder.html
[16] Quagga project, http://www.quagga.net/
[17] FREE ciSCO, www.freesco.org
[18] Mikrotik, www.mikrotik.com
[19] ITEA POLLENS, http://www.itea-pollens.org/
[20] OpenRouter, http://www.inaccessnetworks.com/projects/openrouter
[21] Extensible router, http://www.cs.princeton.edu/nsg/router.html
[22] Liberouter, http://www.liberouter.org/
[23] EURO, Esperimento Universitario Router Open, http://www.diit.UniCT.it/euro/
[24] MQOS, http://www.tlc-networks.PoliTO.it/mqos/, Quality of Service in Multiservice IP Networks. See also M. Ajmone Marsan, A. Bianco (Editors), “Quality of Service in Multiservice IP Networks”, Springer, Lecture Notes in Computer Science n. 1989, January 2001
[25] PLANET-IP, PLAnning IP NETworks, www.tlc-networks.PoliTO.it/planet-ip/
[26] M. Ajmone Marsan, A. Bianco, P. Giaccone, E. Leonardi, F. Neri, “Input-queued router architectures exploiting cell-based switching fabrics”, Computer Networks "Special Issue on QoS for IP Networks", Vol.37, N.5, pp.541-559, Nov. 2001
[27] E. Leonardi, M. Mellia, F. Neri, M. Ajmone Marsan, “On the stability of Input-Queued Switches with Speed-up”, IEEE/ACM Trans. on Networking, Vol.9, n. 1, pp.104-118, Feb.2001
[28] Mellia M., Carpani A., Lo Cigno R., “Measuring IP and TCP behavior on an edge node”, Planet-IP and Nebula Workshop, Jan. 2002, Courmayeur, Italy
[29] M. Chiaberge, W. Santero, D. Amerio, “Digital Solutions for reProgrammability”, SCI'2001, The Fifth Multi-Conference on Systemics, Cybernetics and Informatics, Orlando, Florida, USA, July 22 - 25, 2001
[30] M. Chiaberge, C. Sansoe', D. Amerio, R. Gaudino, V. Ferrero, V. De Feo, L. Ferrarese and R. Garzella, “A Reconfigurable HW Platform for High-speed Digital Test Systems”, SCI'2002, The Sixth Multi-Conference on Systemics, Cybernetics and Informatics, Orlando, Florida, USA, July 2002.
[31] S. Carabelli, M. Chiaberge, A. Argondizza, A. Delmastro, “Rapid Control Engineering for Industrial Applications with the OpenDSP System, IEEE International Conference on Mechatronics and Machine Vision in Practice, M2VIP'2001, Hong Kong, Aug.2001
[32] L.M. Reyneri, M. Chiaberge, L. Lavagno, B. Pino, E. Miranda, “Simulink based HW/SW codesign of embedded Neuro-Fuzzy systems, International Journal of Neural Systems, Vol. 10, n.3, Jun.2000, pp. 211-226
[33] A. Lombardo, G. Schembra, “An Analytical Paradigm to Compare Routing Strategies in an ATM Multimedia Environment”, IEEE/ACM Trans. on Networking, Vol.5, n.6, Dec.1997
[34] F. Beritelli, A. Lombardo, S. Palazzo, G. Schembra, “Performance Analysis of an ATM Multiplexer Loaded with VBR Traffic Generated by Multimode Speech Coders”,IEEE Journal on Selected Areas in Communications, Vol. 17, n.1, Jan.1999
[35] A. Lombardo, G. Morabito, G. Schembra, “A Discrete-Time Paradigm to Evaluate Skew Performance in a Multimedia ATM Multiplexer”, IEEE/ACM Trans. on Networking, Vol. 7, No. 1, February 1999.
[36] A. Lombardo, G. Morabito, G. Schembra, “Traffic specifications for the Transmission of Stored MPEG Video on the Internet”, IEEE Trans. on Multimedia, Vol.3, n.1, Mar.2001
[37] N. Ciulli, S. Giordano, A. Casaca, P. Silva, M. Dunmore, N. Race, "The Hybrid Edge Device Concept and Implementation in the PETERPAN Network Architecture: a proposal for IP QoS Provisioning on ATM Networks", IEEE ATM Workshop '99, Kochi City, Japan, May 24-27, 1999
[38] Ciulli N., Giordano S., “Analysis and simulation of WF2Q+ based schedulers: comparisons, compliance with theoretical bounds and influence on end-to-end delay jitter”, Computer Networks, Vol.37, n.5, 2001, pp.579-599
[39] R. Garroppo, S. Giordano, S. Niccolini, F. Russo, "DiffServ Aggregation Strategies of Real Time Services in a WF2Q+ Schedulers Network", Int. Workshop on Digital Communications 2001, Taormina, Italy, September 17-20, 2001
[40] I. Cozzani, S. Giordano, “On the use of sampling theory for passively monitoring QoS in packet networks fed by different types of traffic”, European Transactions on Telecommunications, Vol.11, n.5, Sept.-Oct., 2000
[41] M. Listanti, S. Salsano, "IBIS: A test-bed for the Evaluation of Intelligent Broadband Network toward TINA", IEEE Communication Magazine, Vol.36, n.6, June 1998
[42] M. Listanti, V. Eramo, R. Sabella, "Architectural and Technological issues for future Optical Internet Networks", IEEE Communications Magazine, Vol.38, n.9, Sept.2000







Parole Chiave
ARCHITETTURE DI COMMUTAZIONE; SOFTWARE ROUTER; TESTBED SPERIMENTALE; COMMUTAZIONE DI PACCHETTO; SOFTWARE E HARDWARE LIBERO; QUALITA` DEL SERVIZIO

Architetture di software router liberi basate sull'aggregazione di commutatori di piccole dimensioni: (BORA-BORA)

Politecnico di Torino
Abstract
Il progetto BORA-BORA è caratterizzato da forti connotati sperimentali e prevede lo studio di router basati su architettura Personal Computer (PC) standard e su software/hardware libero (open source). A differenza della maggior parte dei progetti di ricerca su software router, in cui l'attenzione è rivolta prevalentemente allo studio del router in isolamento, si intende dare particolare enfasi agli aspetti di scalabilità ed affidabilità di queste architetture in uno scenario di rete. Per affrontare tali problemi, si studierà il comportamento dei software router creando un test-bed distribuito multi-sede, e si analizzeranno, per via prevalentemente teorica ma anche sperimentale, strutture basate su aggregazione di PC per la creazione di un router equivalente, potenzialmente di grandi dimensioni.
Il progetto si propone quindi di:
• affinare la definizione di un'architettura hardware e software di riferimento sulla quale identificare i sottosistemi che introducono i principali limiti alle prestazioni, al fine di identificare la migliore distribuzione di funzionalità tra i vari sottosistemi;
• determinare le proprietà di scalabilità, in termini di porte di ingresso/uscita, di numero e tipo di protocolli supportati, in uno scenario di rete operativo;
• sviluppare moduli software ed hardware per i piani di trasporto, controllo e gestione, con particolare attenzione ai problemi della loro coesistenza;
• analizzare architetture scalabili ed >>>

Coordinatore Scientifico del Programma di Ricerca
Andrea BIANCO Politecnico di TORINO
Obiettivo del Programma di Ricerca
Il progetto di ricerca, denominato BORA-BORA (Building Open Router Architectures - Based On Router Aggregation), si innesta sulla scia del progetto PRIN EURO (Esperimento Universitario Router Open) finanziato dal MIUR nel biennio 2003-2004, e di numerose attività di ricerca e sviluppo portate avanti dalle singole sedi negli ultimi anni, e volte all'utilizzo di router software in diversi contesti applicativi, quali insegnamento a distanza, distribuzione di traffico multimediale multicast, videoconferenze, ecc. Obiettivo di questa nuova proposta di ricerca è lo studio di commutatori a pacchetto, basati su architettura Personal Computer (PC) standard e su software/hardware libero. La scelta di basare l'architettura hardware su quella di un PC è motivata dall'ampia disponibilità di hardware fornito da più produttori, dai bassi costi consentiti dall'economia di scala dei PC, dalla vasta base di conoscenze disponibili su questo tipo di architettura e dal potere sfruttare la naturale evoluzione delle prestazioni delle architetture PC; al tempo stesso, la scelta di utilizzare software libero è legata alla possibilità di sfruttare la grande disponibilità di conoscenze dei programmatori nel mondo software libero, ed alla garanzia di una veloce diffusione dei risultati. L'architettura base utilizzerà PC standard, eventualmente con bus ad alte prestazioni, con interfacce di accesso alla rete Ethernet a 1 Gbit/s, e sistema operativo Linux, o BSD; si prevede anche l'uso di distribuzioni >>>

Durata
24 mesi
Base di partenza scientifica nazionale o internazionale
I commutatori (router) della rete Internet sono componenti chiave delle attuali reti di telecomunicazioni a pacchetto. La richiesta di elevate prestazioni è in continua crescita, sia per l'aumentata penetrazione delle tecnologie dell'informazione, sia per la diffusione di nuove applicazioni e servizi per immagini e flussi video. I router sono riusciti a sostenere tale crescita di prestazioni offrendo una capacità di commutazione sempre crescente, principalmente grazie allo sviluppo delle tecnologie elettroniche.
Lo schema astratto della struttura interna di un router [1,2] comprende:
• un certo numero di interfacce di ingresso/uscita, dette line card (LC);
• un sistema di controllo, detto control processor (CP), che gestisce le operazioni dell'apparato e la sua configurazione;
• una matrice interna di commutazione, detta switching fabric (SF), che consente il trasferimento di informazione tra LC;
• un database di informazioni di instradamento, chiamato Routing Tables (RT), che può essere concentrato nel CP o distribuito anche sulle LC.
Le LC devono realizzare i protocolli di strato 1 e 2, quindi sovente richiedono tecnologie elettroniche sofisticate per le elevate velocità di trasmissione utilizzate nelle reti attuali.
L'operazione di commutazione, per scegliere la porta di uscita, consiste nell'ispezione delle informazioni memorizzate nelle RT, dove si associano le porte di uscita agli indirizzi IP di destinazione >>>