Bibliografia
1. W.A. Tabisz, M.M. Jovanovic, F.C. Lee, “Present And Future Of Distributed Power Systems,” Proc. IEEE APEC '92, 1992, pp. 11 –18.
2. Lee, F.C.; Barbosa, P.; Peng Xu; Jindong Zhang; Bo Yang; Canales, F., Topologies and design considerations for distributed power system applications, Proceedings of the IEEE, Volume: 89, Issue: 6, June 2001, pp. 939 – 950.
3. Jinjun Liu; Xiaogang Feng; Lee, F.C.; Borojevich, D., “Stability margin monitoring for DC distributed power systems via perturbation approaches”, IEEE Transactions on Power Electronics, vol. 18, no. 6, Nov. 2003, pp. 1254 – 1261.
4. Heath, C.C., “The market for distributed power systems”, Applied Power Electronics Conference and Exposition, 1991. APEC '91. Conference Proceedings, 1991., 10-15 March 1991, pp. 225 – 229.
5. D.L. Blackburn, “Turn-Off Failure on PowerMOSFETs,” Power Electronics Specialists Conference Records, pp. 429-435, 1985.
6. Shenai, K.; Baliga, B.J., “Monolithically integrated power MOSFET and Schottky diode with improved reverse recovery characteristics”, Electron Devices, IEEE Transactions on, Volume: 37, Issue: 4, April 1990 Pages:1167 - 1169
7. Thomas Wu, et al, “Dynamic Stresses Might Cause Power MOSFET Failure,” PCIM Magazine,April, 2000.
8. Busatto, G.; Fioretto, O.; Patti, A.; “Nondestructive testing of power MOSFET's failures during reverse recovery of drain-source diode”, Power Electronics Specialists Conference, 1996. PESC '96 Record., 27th Annual IEEE, Volume: 1, 23-27 June 1996 Pages:593 - 599 vol.1
9. Busatto, G.; Persiano, G.V.; Iannuzzo, F.; “Experimental and numerical investigation on MOSFET's failure during reverse recovery of its internal diode”, Electron Devices, IEEE Transactions on, Volume: 46, Issue: 6, June 1999 Pages: 1268 - 1273
10. Iannuzzo, F.; Persiano, G.V.; Busatto, G.; “Measurement of the BJT activation current during the reverse recovery of power MOSFET's drain-source diode”, Electron Devices, IEEE Transactions on, Volume: 48, Issue: 2, Feb. 2001 Pages:391 - 393
11. Zhu, R., Chow, T.P., “Proton implantation of the power MOSFET to improve its built-in diode reverse recovery”, Power Semiconductor Devices and ICs, 1998. ISPSD 98. Proceedings of the 10th International Symposium on, 3-6 June 1998 Pages:321 - 324
12. M.F.Catania, F.Frisina, N.Tavolo, G.Ferla, S.Coffa, S.U.Campisano, “Optimisation of the trade-off between switching speed of the internal diode and on-resistance in gold- and platinum-implanted power metal-oxide-semiconductor devices”, IEEE Trans. Electron Devices, Vol. 39, NO. 12, pp. 2745-2749, 1992.
13. B.J.Baliga, J.P.Walden, “Improving the Reverse Recovery of Power MOSFET Integral Diode by Electron Irradiation”, Solid State Electronics, Vol. 38, NO. 12, pp. 1133-1141, 1993.
14. Krasnoperov, N.; Shenai, K., “Performance and reliability comparison of power DMOSFET structures with and without an integral Schottky diode”, Power Electronics and Drive Systems, 1995., Proceedings of 1995 International Conference on, 21-24 Feb. 1995 Pages:276 - 280 vol.1
15. Xu Cheng; Sin, J.K.O.; Baowei Kang; Chuguang Feng; Yu Wu; Xingming Liu; “Fast reverse recovery body diode in high-voltage VDMOSFET using cell-distributed Schottky contacts”, Electron Devices, IEEE Transactions on, Volume: 50, Issue: 5, May 2003 Pages:1422 - 1425
16. Hongrae Kim; Jahns, T.M.; Venkataramanan, G., “Minimization of reverse recovery effects in hard-switched inverters using CoolMOS power switches”, Industry Applications Conference, 2001. Thirty-Sixth IAS Annual Meeting. Conference Record of the 2001 IEEE, Volume: 1, 30 Sept.-4 Oct. 2001 Pages:641 - 647 vol.1
17. Burra, R.K.; Shenai, K., “CoolMOS integral diode: a simple analytical reverse recovery model”, Power Electronics Specialist, 2003. PESC '03. IEEE 34th Annual Conference on, Volume: 2, 15-19 June 2003 Pages:834 - 838 vol.2
18. Saito, W.; Omura, I.; Aida, S.; Koduki, S.; Izumisawa, M.; Ogura, T.; “Semisuperjunction MOSFETs: new design concept for lower on-resistance and softer reverse-recovery body diode”, Electron Devices, IEEE Transactions on, Volume: 50, Issue: 8, Aug. 2003 Pages:1801 - 1806
19. Honglin Pan; Liang, Y.C.; Oruganti, R.; “Design of smart power synchronous rectifier”, Power Electronics, IEEE Transactions on, Volume: 14, Issue: 2, March 1999 Pages:308 – 315
20. Belverde, G.; Galluzzo, A.; Melito, M.; Musumeci, S.; Raciti, A.; “Smart power devices in soft switching applications”; Power Electronics Specialists Conference, 2000. PESC 00. 2000 IEEE 31st Annual, Volume: 3, 18-23 June 2000, Pages:1577 - 1582 vol.3
21. Liang, Y.C.; Chow-Yee Lim; Samudra, G.S.; “MOS-controlled smart power synchronous rectifier”, Electrical and Electronic Technology, 2001. TENCON. Proceedings of IEEE Region 10 International Conference on, Volume: 1, 19-22 Aug. 2001, Pages:480 - 482 vol.1
22. Baliga, B.J.; “Evolution and status of smart power technology”, Applied Power Electronics Conference and Exposition, 1993. APEC '93. Conference Proceedings 1993., Eighth Annual, 7-11 March 1993, Pages:18 - 21
23. Huselstein, J.-J., Gauthier, C., Glaize, C., “Use of the MOSFET channel reverse conduction in an inverter for suppression of the integral diode recovery current”, Power Electronics and Applications, 1993., Fifth European Conference on, 13-16 Sep 1993 Pages:431 - 436 vol.2
24. Castro Simas, M.I.; Freire, J.C., “CAD tools to optimize power MOSFET performance using channel reverse conduction”, Power Electronics, IEEE Transactions on, Volume: 9, Issue: 5, Sept. 1994 Pages:522 - 531
25.G.Busatto, F.Iannuzzo, F.Velardi, J.Wyss “Non-Destructive Tester for Single Event Burnout of Power Diodes” Microelectronics Reliability, Vol. 41, n. 9-10, pp. 1725-1729, settembre-ottobre 2001.
26. G. Busatto, L.Fratelli, G.F.Vitale, “Reverse bias instabilities in bipolar power transistor with cellular layout” IEEE Trans. on Electron Devices, Vol. 48, n. 11, pp. 2544-2550, novembre 2001.
27. G. Busatto, B. Cascone, L. Fratelli, M. Balsamo, F. Iannuzzo, F. Velardi “Non_Destructive High Temperature Characterisation of High-Voltage IGBTs” Microelectronics Reliability, Vol. 42, pp.1635-1640, settembre-ottobre 2002.
-
AUTOMAZIONE, ELETTROMAGNETISMO, INGEGNERIA DELL'INFORMAZIONE E MATEMATICA INDUSTRIALE - CASSINO(FR)
Al fine di perseguire gli obiettivi complessivi del progetto l'unità di Cassino, in stretta collaborazione con le altre unità coinvolte, si occuperà dello studio del comportamento dei MOSFET di potenza durante la commutazione su carico risonante al fine di sviluppare circuiti di pilotaggio intelligenti capaci di prevenire condizioni di funzionamento pericolose per il dispositivo e nel contempo garantire commutazioni ottime dal punto di vista dell'energia di commutazione e dell'interazione con il circuito risonante di uscita. Lo studio sarà destinato sia a MOSFET di media tensione, necessari all'unità di Milano per sviluppare convertitori del primo stadio di un DPS, sia a MOSFET di bassa tensione destinati al convertitore ad elevata frequenza di commutazione per il secondo stadio del DPS oggetto di studio dell'unità di Padova. I problemi da affrontare sono molteplici: - Per entrambe le tipologie di MOSFET, lo studio dovrà innanzitutto interessare i possibili meccanismi di guasto che si possono verificare nel caso in cui durante una commutazione risonante venga attivato il diodo intrinseco del MOSFET. - Per entrambe le tipologie di MOSFET è necessario studiare gli effetti dei parametri del circuito di pilotaggio sull'energia dissipata durante le commutazioni e sull'incidenza dei fenomeni instabili. Tali caratteristiche, infatti, possono essere cambiate agendo sulla tensione di alimentazione del circuito di pilotaggio, sulla corrente di gate assorbita durante le commutazioni e sulla resistenza del circuito di pilotaggio. E' prevista la realizzazione di un driver intelligente capace di cambiare tali parametri dinamicamente adattandoli alle condizioni operative in cui il dispositivo si trova ad operare. - Per i MOSFET di bassa tensione destinati ad essere commutati su carico risonante a frequenza molto alta (fino a 3.5 MHz), deve essere sviluppato lo studio dell'interazione tra il dispositivo stesso, il circuito di pilotaggio e il circuito risonante di carico al fine di massimizzarne le prestazioni e valutare l'impatto dei parametri parassiti del componente sul funzionamento del convertitore nel suo complesso. Lo scopo dello studio è duplice: da una parte è quello di acquisire le conoscenze di base necessarie allo sviluppo di nuove famiglie di dispositivi ottimizzate per l'impiego in circuiti a commutazione risonante, dall'altro tali informazioni sono destinate a realizzare circuiti intelligenti per il pilotaggio e la protezione dei power MOSFET in soft switching capaci sfruttare al meglio le caratteristiche di questi garantendone la sicurezza anche nelle condizioni operative estreme. Relativamente agli obiettivi del progetto complessivo l'unità di Cassino si occuperà in particolare, di: 1) Progettare e realizzare un set-up sperimentale destinato alla caratterizzazione non distruttiva di Power MOSFET durante le fasi di commutazione su carico risonante. Il tester dovrà disporre di circuiti di sense capaci di rilevare i precursori dei fenomeni di instabilità e di attivare di conseguenza i circuiti di protezione che rimuovano rapidamente la potenza dal dispositivo prima che esso possa essere danneggiato. In tale ambito i ricercatori dell'unità di Cassino hanno una lunga esperienza che consentirà di raggiungere l'obiettivo realizzativo in tempi molto rapidi. 2) Effettuare un'ampia caratterizzazione sperimentale relativa al comportamento di Power MOSFET in circuiti a commutazione risonante. Tale caratterizzazione avrà varie finalità: - Individuare le relazioni tra i parametri del circuito di pilotaggio e le prestazioni del componente nelle commutazioni soft-switching (energia di commutazione, conduzione del diodo interno, eventuale innesco di fenomeni instabili che potrebbero causare la rottura del dispositivo, ecc.). - Individuare gli eventuali precursori dei fenomeni instabili in modo da consentire di attivare tempestivamente i circuiti di protezione in vista di una caratterizzazione non distruttiva dei campioni. Spesso il verificarsi del fenomeno instabile è accompagnato da un danno irreversibile al dispositivo sotto test, quindi, è necessario intervenire prima che esso si verifichi per salvare il dispositivo. - Correlare i fenomeni di instabilità alle condizioni operative del circuito in modo da individuare i reali limiti operativi da considerare sicuri per il dispositivo sotto test e da fornire indicazioni utili alla comprensione dei meccanismi fisici che comportano il suo fallimento. Da questo punto di vista l'impiego di un apparato di misura non distruttivo rende più agevole l'interpretazione dei dati sperimentali. Infatti poter effettuare un numero elevato di prove su un unico campione evita che i dati acquisiti siano affetti da forti dispersioni come avviene durante le caratterizzazioni distruttive dove le varie prove devono essere inevitabilmente effettuate su diversi campioni. - Rappresentare un utile base di riferimento alle simulazioni ad elementi finiti necessarie ad interpretare i fenomeni fisici. In tal senso i dati sperimentali serviranno a validare i risultati delle simulazioni ed a guidare in modo organico le modalità con cui saranno effettuate le simulazioni. 3) Effettuare simulazioni ad elementi finiti destinate ad interpretare i fenomeni fisici che causano le instabilità elettriche nei POWER MOSFET durante la commutazione su carico risonante. Allo scopo sarà utilizzato il simulatore ad elementi finiti ATLAS. Sarà anche individuato un circuito esterno che descriva accuratamente le interazioni tra il dispositivo attivo e gli elementi del circuito esterno ponendo particolare attenzione agli elementi parassiti del circuito quali le induttanze e le capacità di dispersione e del circuito risonante di carico. Saranno, quindi, effettuate simulazioni in modalità "mixed-mode" e sarà necessaria una fase di misure sperimentali destinate all'identificazione dei parametri del circuito. I risultati di tali simulazioni potranno rappresentare un'utile base di riferimento per la comprensione dei meccanismi di interazione tra il dispositivo, il circuito di pilotaggio e il circuito risonante di carico al fine di sviluppare i driver intelligenti. Tutto lo studio sarà sviluppato su MOSFET forniti dalla ST-Microelectronics (stabilimento di Catania) con la quale i ricercatori dell' unità di Cassino collaborano da lungo tempo in relazione all'analisi sperimentale e alla progettazione di nuove famiglie di MOSFET rad-hard per applicazioni spaziali. I ricercatori della ST si sono rivelati molto interessati allo studio proposto nel progetto e si sono impegnati a fornire tutte le informazioni relative ai dispositivi da studiare al fine di consentire sia le simulazioni circuitali sia quelle ad elementi finiti mediante simulatore ATLAS. Essi, infatti, sono molto interessati alle informazioni che scaturiranno dal progetto di ricerca proposto che garantiranno una migliore comprensione del comportamento dei MOSFET durante le commutazioni risonanti, in particolare dei meccanismi di rottura che si riscontrano in tali condizioni operative. Tali informazioni potranno essere utilizzate nella creazione di una nuova famiglia di dispositivi ottimizzati per l'impiego in convertitori risonanti ad elevata frequenza di commutazione. Le attività di cui sopra saranno condotte in stretto coordinamento con le altre unità operative del progetto. In particolare: 1) In collaborazione con il partner industriale e con le unità di Milano e di Padova si individueranno le tecnologie di riferimento e le tipologie di dispositivi da utilizzare sia per le attività sperimentali che per lo sviluppo di circuiti di pilotaggio "intelligenti". 2) Il partner industriale darà il suo supporto nel fornire i campioni su cui effettuare le caratterizzazioni sperimentali nonché le informazioni necessarie alla simulazione degli stessi. 3) I circuiti di pilotaggio sviluppati dall'unità di Cassino saranno integrati nei convertitori sviluppati dalle unità di Padova e di Milano. 4) Le informazioni acquisite dall'unità di Parma in merito alla caratterizzazioni termiche saranno utilizzate nelle simulazioni dall'unità di Cassino e viceversa. 5) L'unità di Cassino provvederà alla realizzazione del dimostratore introducendo i singoli blocchi prodotti dall'unità di Milano e sulla base dei risultati delle simulazioni effettuate dall'unità di Parma. Le attività dell'Unità di Cassino si svilupperanno in quattro fasi: FASE 1. (4 mesi) - In collaborazione con il partner industriale e le altre unità partecipanti al progetto si andranno a definire le tipologie di MOSFET di riferimento e si sceglieranno i dispositivi oggetto di studio su cui sviluppare le caratterizzazioni sperimentali e le simulazioni e per i quali realizzare i circuiti di pilotaggio intelligenti; - Saranno definite le specifiche operative del tester non distruttivo sulla base delle caratteristiche dei dispositivi da testare e delle indicazioni acquisite dalla letteratura scientifica, ove disponibili, circa i massimi tempi di intervento del circuito di protezione. - Sarà realizzato e collaudato il tester destinato alla caratterizzazione non distruttiva dei POWER MOSFET nelle commutazioni soft switching. In questa fase con l'ausilio di simulazioni circuitali sarà realizzato un apparato capace di intervenire in tempi rapidissimi per cortocircuitare il dispositivo sotto test ed isolarlo dal resto del circuito al verificarsi di comportamenti instabili. Il tester impiegherà interruttori elettronici molto veloci della taglia adeguata alla tipologia di dispositivi da caratterizzare secondo le indicazioni fornite dalle unità di Milano e di Padova. L'apparato di misura sarà controllato mediante un personal computer che consentirà il rilievo, la classificazione e l'archiviazione delle forme d'onda acquisite. Si valuterà il ruolo degli elementi parassiti del circuito in modo da intervenire sul lay-out del circuito complessivo al fine di minimizzare i tempi di intervento e le sovratensioni sui componenti. Risultati attesi: Rapporti tecnici con le indicazioni relative alle tipologie di MOSFET su cui su cui concentrare l'attività sperimentale, le simulazioni e lo sviluppo di driver intelligenti. Apparato di misura per la caratterizzazione non distruttiva dei POWER MOSFET in soft switching. Relazione tecnica relativa al collaudo e alla caratterizzazione sperimentale del tester. FASE 2. (10 mesi) In questa fase l'unità di Cassino effettuerà la caratterizzazione dei MOSFET identificati nella fase precedente in relazione al loro comportamento durante le commutazioni soft-switching. • Saranno studiati sia i MOSFET di media tensione destinati ad essere utilizzati nel convertitore del primo stadio del DPS, che i MOSFET di bassa tensione da inserire nel convertitore del secondo stadio del DPS secondo le indicazioni provenienti dalle unità di Milano e di Padova, rispettivamente. Per entrambe saranno identificati eventuali comportamenti instabili e sarà effettuata un'analisi comparativa per individuare tra i dispositivi selezionati quelli più robusti. • Sarà studiato l'effetto dei parametri del circuito di pilotaggio del MOSFET (correnti di picco di gate, resistenza di gate, variazione dinamica della resistenza di gate, istanti di accensione del MOSFET durante la conduzione del suo diodo interno, ecc.) sulle sue prestazioni dinamiche del componente e sull'innesco eventuale del transistore bipolare parassita che potrebbe portare il dispositivo alla rottura. Per i MOSFET di bassa tensione destinati ad operare a frequenze sino a 3 MHz, particolare attenzione sarà dedicata all'interazione tra parametri parassiti del dispositivo stesso e il circuito risonante di carico. • Saranno simulati mediante simulatore ATLAS ad elementi finiti in modalità mixed mode, i comportamenti in soft switching di entrambe le tipologie di MOSFET al fine di comprendere gli eventuali meccanismi di rottura e l'interazione tra il circuito esterno di carico e di pilotaggio e il comportamento del MOSFET. Tale studio, oltre a trarre indicazioni utili alla definizione del circuito di pilotaggio offrirà anche indicazioni in merito alla correlazione tra il comportamento del MOSFET e i suoi parametri di progetto. Le informazioni acquisite serviranno anche ad identificare le modalità di pilotaggio ottimo e sicuro in funzione delle condizioni operative del componente. • Saranno identificate tutte le informazioni utili al dimensionamento dei circuiti di pilotaggio intelligente per le due tipologie di MOSFET di interesse dell'Unità di Milano e di Padova. Risultati attesi: Modelli numerici del comportamento dei MOSFET durante la commutazione in soft-switching. Relazione tecnica relativa alla caratterizzazione sperimentale dei MOSFET utilizzati in soft-switching. Relazione tecnica relativa agli effetti dei parametri del circuito di pilotaggio sulle prestazioni in commutazione e sull'innesco di instabilità. Relazione tecnica relativa ai risultati delle simulazioni ad elementi finiti sul comportamento di MOSFET in soft-switching e sugli eventuali meccanismi di rottura. Relazione tecnica relativa al dimensionamento dei circuiti di pilotaggio intelligenti. FASE 3. (6 mesi) In questa fase saranno progettati e realizzati i prototipi dei due circuiti di pilotaggio "intelligenti". In tali circuiti la resistenza di gate viene modificata in funzione delle condizioni operative del MOSFET al fine di ottimizzare la commutazione ed evitare condizioni di funzionamento pericolose del componente. Il blocco logico destinato al controllo dei parametri del circuito di pilotaggio è alloggiato su FPGA. Esso acquisisce le informazioni direttamente dai controllori digitali sviluppati dalle unità di Milano e di Padova, quindi, non richiede la duplicazione dei sensori di corrente e di tensione necessari al suo funzionamento. In questa fase l'interazione con le sedi di Milano e di Padova sarà molto stretta e servirà ad identificare le linee comuni, le tipologie di FPGA più adatte alla implementazione sia del controllore che del circuito di pilotaggio e le informazioni da scambiare tra il controllore ed il circuito di pilotaggio stesso. Nel dimostratore finale il blocco logico del circuito di pilotaggio sarà alloggiato sulla FPGA del controllore digitale. I prototipi di circuiti di pilotaggio saranno testati e collaudati. Risultati attesi: Prototipi di due circuiti di pilotaggio per i convertitori del primo e del secondo stadio di un DPS. Relazione tecnica relativa alla definizione degli elementi comuni al circuito di pilotaggio e al controllore digitale. Relazione tecnica relativa alla caratterizzazione sperimentale e al collaudo dei due circuiti di pilotaggio. Fase 4. (4 mesi) In questa fase, dopo avere acquisito dall'unità di Milano i vari componenti del convertitore AC/DC e le informazioni relative all'allocazione di essi sul package scaturite dall'analisi sviluppata dall'unità di Parma, l'unità di Cassino andrà a realizzare almeno quattro esemplari del dimostratore complessivo. In esso troveranno spazio i componenti passivi in tecnologia SMT, i MOSFET di potenza, i drivers, l'FPGA del controllore digitale su cui viene installata anche li blocco logico di controllo del circuito di pilotaggio, gli elementi di sense ecc. La realizzazione sarà possibile grazie alla possibilità di accedere alle facility del Laboratorio Tecnologico del Dipartimento di Ingegneria Elettronica e delle Telecomunicazioni dell'Università di Napoli "Federico II". Gli esemplari del dimostratore saranno trasferiti alle altre unità per la caratterizzazione elettrica, termica e di compatibilità elettromagnetica. La stessa unità di Cassino collaborerà alla caratterizzazione elettrica del dimostratore finale in relazione all'interazione tra i circuiti di pilotaggio, i MOSFET e i carichi risonanti. Risultati attesi: Almeno quattro esemplari di dimostratori. Relazione tecnica relativa alla caratterizzazione elettrica del dimostratore.
